Fallen beim Design analoger Frontends für DSP

Elektronik Embedded Systems

Das analoge Frontend bestimmt den Rauschboden eines DSP-Systems. Der ADC ist nur so gut wie die Versorgung, die Referenz, die Masse und der vorgeschaltete analoge Signal- und Nyquist-Filter, die er sieht. Ein sauberer digitaler Algorithmus kann nicht retten, was schon auf der analogen Seite verloren gegangen ist, und jedes Bit, das im Frontend fehlt, ist im Algorithmus nicht mehr zurückzuholen.

Die folgenden Fallen kosten in der Praxis am häufigsten Signal-Rausch-Abstand (SNR). Jede einzelne kostet effektive Bits (ENOB). Alle sind am Schema und im Layout vermeidbar, bevor die erste Messung läuft.

DC/DC-Wandler: Ripple und Skip-Mode

Ein Schaltwandler erzeugt Ausgangsripple bei seiner Schaltfrequenz und deren Harmonischen. Frequenz je nach Baustein von 50 kHz bei älteren Designs bis 2 MHz bei modernen Wandlern, bei manchen Reglern zusätzlich lastabhängig geführt. Amplitude in der Praxis 50 mV oder mehr am ausgangsseitigen Elko, wenn man den Kondensator aus der Herstellerempfehlung eins zu eins übernimmt. Die Referenzdesigns von DC/DC-Herstellern legen die Ausgangskapazität am unteren Ende dessen aus, was der Regelkreis noch stabil hält und was auf dem eigenen Marketing-Diagramm gerade akzeptabel aussieht. Für eine reine Digital-Versorgung ist das ausreichend, für einen 16-Bit-ADC ist es unbrauchbar. In einer realen Applikation mit langen Zuleitungen, parasitären Induktivitäten und Lastsprüngen liegt der tatsächliche Ripple oft deutlich über dem Datenblatt-Wert.

Dieser Ripple koppelt über die Versorgungspins in Referenz und Signalpfad und erscheint im ADC-Spektrum als schmale Spur, oft direkt neben dem Nutzsignal oder auf einem seiner Aliase.

Bei geringer Ausgangslast wechseln viele Wandler in einen Pulse-Skipping- oder PFM-Modus (Pulse Frequency Modulation). Die Regelung schaltet dann nicht mehr mit fester Frequenz und variablem Duty, sondern gibt einzelne Pulse ab, sobald die Ausgangsspannung eine Schwelle unterschreitet. Die effektive Schaltfrequenz sinkt und wird lastabhängig. Statt einer klaren Spektrallinie erscheint ein breites, sich mit der Last verschiebendes Störmuster mit Unterharmonischen der Nennschaltfrequenz. Genau dieses Muster kann in den Nutzbereich fallen und ist dort schwer zu filtern, weil seine Position mit dem Betriebspunkt wandert.

Die Falle ist die Überdimensionierung des Wandlers. Wer den Strom grosszügig auslegt, weil die Last noch offen ist, betreibt ihn später im Teillastbereich. Genau dort wird der Skip- oder PFM-Modus aktiv.

LDO: PSRR bei der Nutzfrequenz

Der LDO als Nachregler ist der Standardgriff, um Wandler-Ripple zu unterdrücken. Massgeblich ist die Power Supply Rejection Ratio (PSRR), das Verhältnis zwischen Störung am Eingang und Störung am Ausgang, angegeben in Dezibel. Die PSRR ist keine Konstante, sondern eine Frequenzgangkurve, und diese Kurve ist es, die man verstehen muss.

Bei DC und niedrigen Frequenzen (bis wenige Kilohertz) hält der LDO seine Ausgangsspannung über die Rückkopplungsschleife konstant. Die Schleifenverstärkung ist hoch, die PSRR erreicht 60 bis 80 dB bei einem guten Bauteil. Sobald die Frequenz die Dominanzpol-Frequenz des Regelkreises überschreitet (typisch einige Kilohertz bis zehn Kilohertz), beginnt die Schleifenverstärkung mit -20 dB/Dekade abzufallen, und die PSRR fällt im gleichen Mass mit. Bei 100 kHz sind noch 30 bis 50 dB übrig, bei 1 MHz nur noch 20 bis 30 dB, bei 10 MHz oft weniger als 10 dB. Ab dieser Frequenz übernimmt der Ausgangskondensator die Bypass-Funktion, und dessen Wirksamkeit ist durch seine parasitäre Induktivität (ESL) und den äquivalenten Serienwiderstand (ESR) begrenzt. Ein 1 µF X7R hat oberhalb seiner Eigenresonanz (typisch 10 bis 30 MHz) keine niederohmige Bypass-Wirkung mehr, sondern verhält sich induktiv.

Die Falle ist die Erwartung, der LDO putze den Wandler-Ripple bei jeder Frequenz weg. Bei 1 MHz Wandler-Schaltfrequenz und 25 dB PSRR bleiben von 50 mV Eingangsripple etwa 2,8 mV am Ausgang, mehr als genug, um einen 16-Bit-ADC (LSB bei 76 µV an 5 V Referenz) sichtbar zu stören. Die zweite Falle ist die kaskadierte Rechnung: Wandler + LDO + Referenz-LDO ergeben nicht die Summe der PSRR in dB, sondern das Produkt der linearen Faktoren. Zwei kaskadierte LDOs mit je 30 dB PSRR bei 1 MHz ergeben zusammen rund 60 dB, wenn die Kopplung zwischen den Ausgängen sauber ist. Ohne sauberes Layout (Rückstrom über gemeinsame Massefläche) fällt der Vorteil zusammen.

Operationsverstärker: Supply-Line vs. Ausgangsrauschen

Der Operationsverstärker vor dem ADC hat zwei Rauschbeiträge, die getrennt zu betrachten sind. Der erste ist sein Eigenrauschen (Spannungsrauschdichte in nV/√Hz und Stromrauschdichte in pA/√Hz), das direkt auf das Signal addiert wird und mit der Rauschbandbreite des Frontends multipliziert werden muss. Der zweite ist die Weiterleitung von Störungen aus der Versorgung.

Für den Versorgungspfad hat auch der Operationsverstärker eine PSRR-Angabe. Wie beim LDO fällt sie mit der Frequenz. Bei 100 kHz sind gute Präzisions-Opamps noch bei 80 bis 100 dB, bei 1 MHz oft nur noch 40 bis 60 dB, bei 10 MHz und darüber praktisch bei null. Das heisst konkret: was der LDO oberhalb seiner Grenzfrequenz nicht mehr unterdrückt, unterdrückt auch der Opamp nicht mehr. Der Ripple läuft nicht nur durch die Versorgung, sondern wird über die endliche PSRR direkt an den Ausgang gekoppelt und liegt dort als Störung auf dem Signal.

Der zweite oft übersehene Punkt ist die Kopplung zwischen mehreren Opamps an der gleichen Versorgungsschiene. Wenn ein aktives Filter, ein Verstärker und ein Puffer sich einen LDO-Ausgang teilen, koppelt der Ausgangsstrom des einen über die endliche Ausgangsimpedanz des LDO in die Versorgung des anderen. Bei schnellen Lastwechseln (Sample-and-Hold-Ladephase des ADC) sieht man das im Frequenzbereich der Abtastrate als Störung.

Anti-Aliasing-Filter

Ein ADC tastet mit der Rate fs ab. Alles oberhalb der halben Abtastrate (Nyquist-Frequenz) faltet sich beim Sampling ins Basisband zurück und ist danach nicht mehr vom echten Signal unterscheidbar. Der Anti-Aliasing-Filter vor dem ADC muss diesen Bereich soweit dämpfen, dass gefaltete Energie unter dem Rauschboden der gewünschten Auflösung liegt.

Die Falle ist ein zu flacher Filter. Ein einfacher RC-Pol rollt mit -20 dB/Dekade ab und braucht daher zwischen Grenzfrequenz und Nyquist mehrere Dekaden Abstand, um sinnvolle Dämpfung zu erreichen. Für einen ADC mit 100 kSPS und Signalen bis 20 kHz reicht das kaum: bei Nyquist (50 kHz) hat ein RC mit 20 kHz Grenzfrequenz nur etwa 8 dB Dämpfung, viel zu wenig, um breitbandiges Rauschen von Operationsverstärker und Referenz oben abzuschneiden.

Erdungskonzept und Erdschlaufen

Analoge und digitale Masse gehören an genau einem Punkt verbunden, typisch direkt unter dem Massepin des ADC oder am ADC-eigenen Split-Ground-Anschluss (AGND/DGND). Digitale Rücklaufströme dürfen nicht durch die analoge Massefläche fliessen. Tun sie es, entsteht über der endlichen Impedanz der Fläche eine Spannung, die als Common-Mode-Störung an der ADC-Referenz erscheint.

Eine Erdschlaufe entsteht, wenn zwei oder mehr Masseverbindungen zwischen Baugruppen einen geschlossenen Ring bilden. Potentialdifferenzen zwischen den Referenzpunkten oder magnetische Kopplung von aussen (Netzfeld, Motorleitungen) treiben einen Kreisstrom durch diese Schleife, der wieder als Massespannung im Signalpfad landet.

Bei niedrigen Frequenzen (bis wenige kHz) ist die Einpunkt-Verbindung sauber. Bei höheren Frequenzen dominiert die Induktivität der Verbindung, dann wird die Massefläche mit vielen kurzen Verbindungen zwischen Analog- und Digitalbereich (Flächenteilung mit dedizierten Rückwegen) robuster als die klassische Sternmasse.

TVS und Filter am Bus

Busleitungen wie RS-485, CAN oder Ethernet bringen Transienten (ESD, Burst, Surge nach IEC 61000-4) und Gleichtaktstörungen ins Gerät. Ein Transient-Voltage-Suppressor (TVS) klemmt Überspannungen auf einen Wert unterhalb der zulässigen Bausteinspannung. Eine Gleichtaktdrossel dämpft Common-Mode-Anteile, ohne das Differential-Signal zu verzerren.

Die Falle ist die Klemmkapazität des TVS. Auf einem schnellen Bus (CAN-FD ab 2 Mbit/s, Ethernet 100BASE-T) verzerrt eine hohe Kapazität die Signalflanken und öffnet das Augen-Diagramm. Für CAN-FD sollten TVS-Bauteile unter 10 pF pro Pin liegen, für 100BASE-T deutlich darunter. Das schränkt die Auswahl massiv ein, weil TVS mit niedriger Kapazität in der Regel geringere Klemmleistung haben.

Der zweite Fehler ist das Rechnen mit der Klemmspannung ohne die Reihenimpedanz zu berücksichtigen. Der TVS klemmt nur, wenn der Störstrom nicht schneller ansteigt als die TVS-Diode reagieren kann. Zwischen Steckverbinder und TVS sollte deshalb eine kleine Serieninduktivität oder ein Widerstand sitzen, der die Anstiegssteilheit begrenzt und der TVS Zeit gibt, seine Klemmung aufzubauen.

Der Bus ist zugleich ein Pfad für Störungen in das Frontend. Wenn die Busmasse nicht sauber vom Analogbereich getrennt oder wenn der TVS-Rückstrom durch die Analogfläche geführt wird, läuft die Busstörung direkt in den Signalpfad.

Layout: Analog vom Digital trennen

Der Schaltknoten (SW-Node) des DC/DC-Wandlers ist der aggressivste Störer auf der Platine. Zwischen dem oberen und unteren MOSFET schaltet die Spannung mit einer Flankensteilheit von mehreren V/ns um. Die Fourier-Zerlegung dieser Flanken erstreckt sich bis in den unteren Gigahertz-Bereich und strahlt sowohl direkt (E-Feld über die SW-Node-Fläche) als auch über die Ripple-Ströme in Ein- und Ausgangskreis (H-Feld über die Schleife).

Schlüsselwörter: Analoges Frontend, DSP, ADC, SNR, ENOB, DC/DC-Ripple, PFM Skip-Mode, PSRR LDO, Anti-Aliasing-Filter, Oversampling, Rauschbandbreite, Erdungskonzept, Sternmasse, EMV Layout, TVS am Bus, CAN-FD Signalintegrität, Elektronikentwicklung Schweiz, swissEmbedded PCB Design Aargau

Rauschboden zu hoch, effektive Bits zu wenig? Wir analysieren Frontend, Versorgung, Masse und Layout, dimensionieren Filter und PSRR passend zur Nutzfrequenz und ziehen den SNR dort nach oben, wo er hingehört, am Schema und im Layout.

Kontaktieren Sie uns →